三星工程师在内部会议白板上画下一个立体堆叠的草图，旁边标注着“这是内存的未来”，这张草图正在重新定义整个存储产业的游戏规则。
去年，三星半导体负责人在一场行业会议上坦言，正在加速3D DRAM商业化，并认为这是克服DRAM物理局限性的关键方法-1。
这种转变被业内专家视为将改变存储行业的游戏规则。这种从平面到立体的DRAM造型大整理，不仅仅是技术演进，更是一场存储领域的设计革命。
摩尔定律曾是半导体行业黄金法则，驱动着芯片性能提升和成本下降。数十年来，DRAM沿着这条道路从微米级走向纳米级，如今已突破到10纳米级别。
2022年11月，美光宣布实现1β DRAM量产，三星也计划在2023年进入1b纳米工艺阶段-1。
随着晶体管尺寸越来越小，芯片上集中的晶体管越来越多，每个芯片能实现更高内存容量。但这种平面微缩已接近极限。
传统DRAM的1T1C结构——即一个晶体管加一个电容的设计，在10纳米范围面临严重物理限制。电容器漏电和干扰问题日益显著-1。
业内人士有个形象的比喻：“就像在邮票上盖摩天大楼，地基就那么点大，楼越高越容易倒。”
平面DRAM工艺微缩变得日益困难，关键在于储存电容的高深宽比问题。随着组件工艺微缩，储存电容的高深宽比呈现倍数增加-1。
就像建房子，地基面积不断缩小，却要求房子高度不断增加，结构稳定性自然面临挑战。
行业开始寻找突破路径，3D DRAM的构想应运而生。这种新型存储方式将存储单元堆叠至逻辑单元上方，在单位晶圆面积上实现更高容量-1。
传统平面DRAM是内存单元数组与内存逻辑电路分占两侧，而3D DRAM则是将内存单元数组堆栈在内存逻辑电路的上方。
这样裸晶尺寸会变小，每片晶圆的裸晶产出量也会更多-1。
目前业界探索的3D DRAM技术路径多样，但主要分为两大方向：堆叠式和单片式。
HBM作为堆叠式代表，使用TSV技术将数个DRAM芯片堆叠起来，大幅提高了容量和数据传输速率。自2014年AMD与SK海力士共同开发出HBM技术以来，该技术已从HBM、HBM2、HBM2E升级至HBM3标准-1。
人工智能需求持续带动HBM存储器成长，有分析预估2023至2025年HBM市场年复合成长率有望达到40%至45%以上-1。
另一种路径是无电容器DRAM技术。在2020年的国际电子器件会议上，IMEC展示了无电容器DRAM原型，采用两个IGZO晶体管，没有存储电容-1。
这种2T0C架构有望克服经典1T1C DRAM密度缩放的关键障碍，包括小单元中硅晶体管的大截止电流尺寸，以及存储电容器消耗的大面积。
在3D DRAM技术布局方面，各大厂商已展开激烈竞赛。美光较早开始部署3D DRAM研发，目前拥有较多相关专利。
截至2022年8月，美光已获得30多项3D DRAM专利技术-4。
三星则在2021年在其DS部门内建立了下一代工艺开发研究团队，开始研究3D DRAM。在2022年SAFE论坛上，三星列出Samsung Foundry的整体3DIC历程，并表示将准备用一种逻辑堆栈芯片SAINT-D处理DRAM堆叠问题-1。
SK海力士也在积极推进3D DRAM研发，虽然公开信息较少，但行业分析认为该公司同样在这一领域投入了大量资源-4。
实现3D DRAM面临多重制造挑战。从平面DRAM转向3D DRAM，需要在设备、结构、制造工艺、制造设备、材料和架构等所有领域实现创新-4。
这种转变必须在成本曲线和性能与DRAM缩放路线图相交的地方实现-4。
美光公司坦言，技术挑战存在于广泛领域，包括设备和结构、制造工艺、制造设备、材料和架构-4。
3D DRAM制造需要先进的ALD（原子层沉积）、选择性气相沉积、选择性蚀刻等技术支撑-4。
成本是3D DRAM商业化必须跨越的门槛。业界最初担心3D结构会增加制造成本，但实际情况可能恰恰相反。
3D DRAM使用的3D堆栈技术将实现可重复使用储存电容，可有效降低单位成本-1。未来，DRAM从传统2D发展至3D立体，将是大势所趋。
对于存储器市场来说，这将迎来一种拥有全新结构的存储芯片-1。有分析认为，3~4年后新型DRAM商业化将成为一种必然，而不仅是一个发展方向-1。
3D DRAM技术为中国存储产业提供了弯道超车的机会。目前中国大陆光刻资源受限，而3D DRAM更倚重蚀刻、薄膜、键合等技术，而非极紫外光刻-3。
中国厂商可能在3D DRAM时代实现技术突破。
国内企业中，长鑫存储采用横向堆叠方式，把传统DRAM的电容与晶体管组合转为躺在同一层的内存单元，再逐层堆叠起来，简化了垂直整合工艺-3。
这种思路与早期3D NAND类似，有望率先实现量产，再逐步优化。外围电路如控制单元依然放在独立芯片上，通过混合键合整合-3。
AI算力需求爆发为3D DRAM提供了广阔应用前景。高性能计算、人工智能训练、大数据处理等领域对高密度、高带宽内存的需求持续增长。
3D DRAM独特的阵列结构以及支持混合键合技术，能将总线宽度扩展至4K比特位以上，最高可达32K比特位，带宽提升高达16倍，同时显著降低功耗和发热量-7。
这将使其成为人工智能应用的变革性技术。
与传统平面DRAM相比，3D DRAM的功耗优势也很明显。传统DRAM需要定期刷新以保持数据，而3D结构可以减少刷新频率，甚至在一些设计中实现接近SRAM的低功耗特性-2。
对于数据中心等大规模应用场景，这意味着可观的能源节省。
存储与计算的融合是未来重要趋势，3D DRAM将在这一进程中扮演关键角色。业界正在探索将GPU核心集成至下一代HBM的技术方案-9。
这种方案旨在打破传统计算架构中内存与处理器分离的模式，通过在HBM的基底裸片中植入GPU核心，实现计算与存储的深度融合-9。
将GPU核心植入HBM的主要目的在于优化AI运算效率，通过将运算单元与存储单元的物理距离缩至最短，可以显著减少数据传输延迟和随之产生的功耗-9。
这种“存内计算”的思路，被视为突破当前AI性能瓶颈的关键路径之一，有助于构建更高效、更节能的AI硬件系统-9。
就在今年，SK海力士展示了一款5层堆叠结构的3D DRAM原型产品，良率已经达到56.1%-3。而在实验室里，研究人员正在测试512层堆叠的3D DRAM设计，目标是在单芯片内实现64Gb至512Gb的容量-7。
当3D DRAM造型彻底整理完毕，从平面走向立体时，我们的手机可能拥有512GB内存，AI训练时间缩短一半，而数据中心能耗将大幅下降——这场从“躺平”到“叠高高”的技术革命，正将数字世界推向前所未有的高度。
网友“芯片爱好者”提问：现在3D DRAM这么多技术路径，到底哪种最有希望突破？是HBM那样的堆叠，还是完全改变结构的无电容设计？
目前看来，多种技术路径可能会并行发展一段时间，各有各的应用场景。HBM这类堆叠式3D DRAM已经商业化，主要用在需要极高带宽的AI加速器和高端显卡上-1。
它的优势是技术相对成熟，可以直接堆叠现有DRAM芯片。
而无电容设计（比如2T0C）则是更彻底的变革，完全去掉了传统DRAM的电容器，用两个晶体管来存储数据-2。
这种设计能极大提高存储密度，减少制造步骤，长远看可能是最终方向，但技术成熟还需要时间。
还有像垂直通道晶体管这类创新结构，尝试在晶体管本身做文章-3。三星和SK海力士都在研发类似技术。
实际应用可能会根据不同需求选择不同技术：高性能计算用HBM，移动设备用低功耗的2T0C，而大容量存储则需要更高的堆叠层数。
网友“AI炼丹师”提问：我是做AI模型训练的，特别关心内存带宽。3D DRAM能比现在的HBM强多少？什么时候能用上？
问得好！这是我们AI领域特别关注的问题。目前的HBM3带宽大概在1TB/s级别，而下一代HBM4预计能达到3.3TB/s-9。
但这还不是极限——3D DRAM通过混合键合等技术，能将总线宽度大幅提升，理论上可以实现比现有HBM高16倍的带宽-7。
对于AI训练来说，这意味着数据搬运瓶颈将大大缓解。现在的AI训练大部分时间花在等数据上，而不是实际计算。
3D DRAM的高带宽能让你更快地“喂饱”GPU，提升整体训练效率。时间方面，HBM4明年可能就会开始量产，三星和SK海力士都在推进-9。
更革命性的3D DRAM产品，业界预计可能在2029-2030年左右进入市场-4。不过技术发展往往比预期快，也许我们会提前见到突破。
网友“普通用户”提问：这些高大上的技术对我们普通手机电脑用户有什么实际好处？能让我打游戏不卡吗？
绝对有好处，而且可能比你想象的更直接！首先是手机电脑内存可以做得更大，可能不久后主流手机就会配备32GB甚至64GB内存，而高端机型可能有128GB或256GB-7。
这意味着你可以同时开更多应用，游戏切换更流畅。
对于游戏玩家，高带宽意味着更少卡顿和更高帧率。特别是大型开放世界游戏，需要频繁从内存读取纹理和模型数据，3D DRAM的高带宽能确保数据供应及时，减少画面突然卡住等待加载的情况。
还有一个重要好处是续航提升。3D DRAM通常比传统DRAM更省电，因为它的刷新频率可以降低，甚至在某些情况下不需要刷新-2。
这意味着手机和笔记本电脑的电池续航会更长。虽然这些变化不会一夜发生，但未来两三年内，你应该能明显感受到设备性能的提升。
到时候回头看，会发现今天的内存技术已经像老式手机一样过时了。
