手机提示存储空间不足的焦虑，是每个人都经历过的时刻。三星工程师通过显微镜观察指甲盖大小的芯片时，看到的却是一个存储单元层层堆叠的微小宇宙-6。
曾经，闪存制造商的解决方案是在平面上不断缩小存储单元的尺寸。但这条道路很快走到了尽头，当单元尺寸低于20纳米时，电荷泄漏和数据损坏的风险就会急剧上升-7。
各家制造商面临的挑战是如何在有限的空间内塞进更多数据，同时保持可靠性与性能。
平面闪存技术就像是在有限土地上建造平房。随着技术进步，这些“平房”越建越小，却始终受限于土地面积-9。
芯片制造商们试图通过缩小单元尺寸来增加存储密度，在短短十五年间，单元尺寸从120纳米缩减到19纳米，容量提高了100倍-7。
然而这种方法有其物理极限，当单元尺寸缩小到约14纳米时，进一步微缩变得几乎不可能。单元之间的干扰加剧，电荷泄漏问题日益严重-3。
电荷泄漏不仅会导致数据损坏，还会大幅降低闪存的可靠性。这种状况促使行业寻找新的解决方案，而答案就在第三个维度中。
2013年，三星推出了业界首款3D V-NAND闪存，开启了闪存技术的新篇章-6。
这种技术的核心思想非常简单：与其在平面上不断缩小单元尺寸，不如将单元垂直堆叠起来。这一创新使得闪存制造摆脱了平面微缩的物理限制。
用盖房子来比喻：2D NAND是在有限的土地上建平房，而3D NAND则是建摩天大楼-1。同样面积的土地上，大楼能容纳的人口远多于平房。
随着3D NAND技术发展，堆叠层数也在稳步增加，从最初的24层，发展到如今的200多层-3。三星的第八代V-NAND已经达到这个水平-6。
三星的V-NAND技术采用通道孔刻蚀技术，通过圆柱形通道连接垂直堆叠的单元，允许一次性堆叠超过100层-7。
电荷捕获闪存(CTF)技术的应用则解决了单元间干扰的问题。它通过引入非导电氮化硅层，使V-NAND免受电荷泄漏和数据损坏的影响-7。
各家厂商在3D NAND架构上有所不同。三星采用V-NAND品牌，美光则发展出CMOS-under-array架构，将外围电路置于存储阵列下方-5。
铠侠和西部数据联合开发的BiCS技术，采用先堆叠电极再打孔形成单元的方法，能够一次性形成所有层的存储单元-5。
随着3D NAND层数不断增加，业界开始关注垂直单元效率这一关键指标。垂直单元效率是活跃存储单元占集成总栅极的比例-3。
这一指标直接影响着芯片的制造成本和性能。高效率意味着更低的纵横比和更高的生产效率-3。
Techinsights的研究显示，在200层以上的3D NAND产品中，三星的垂直单元效率领先行业，其236层产品达到94.8%-3。
美光和YMTC也在这一领域取得了显著进步。YMTC的232层产品效率为91.7%，美光232层产品则为91%-3。
3D NAND技术最直接的体现就是固态硬盘的容量和价格变化。基于3D NAND的SSD在性能、耐用性和能效方面都有显著提升-7。
以三星第六代V-NAND为例，与上一代相比，数据传输速度提升了10%以上，同时能耗降低了约15%-7。
随着层数增加，生产效率也在提高。三星第六代V-NAND的通道孔数量从9.3亿减少到6.7亿，生产效率提升了约20%-7。
这种技术进步最终惠及消费者。同样价格的SSD，现在能买到比几年前大得多的容量，同时速度更快、更节能。
3D NAND技术还在不断演进，主要制造商正在开发232层、238层甚至更高层数的产品-3。三星已经设定了到2030年实现1000层的目标-6。
随着堆叠层数增加，技术挑战也在加剧。更高的堆叠意味着更复杂的制造工艺和更高的纵横比蚀刻难度。
制造商正在探索多种解决方案。应用材料公司开发的接缝抑制钨技术，可抑制顶部薄膜的生长，实现更均匀、无缝隙的自下而上填充-2。
随着全球数据量以惊人速度增长，到2025年预计将达到175ZB-7。3D NAND技术将继续在满足这一数据存储需求中扮演关键角色。
手机上拍摄的数千张照片，笔记本电脑里存放的工作文件，数据中心内流转的海量数据——这些构成我们数字生活的片段，如今都被封装在指甲盖大小的芯片中，静默地堆叠成上百层的微观城市。
当三星的工程师在2013年首次将24层存储单元垂直堆叠时，他们可能不会想到这项技术会如此迅速地普及-6。而现在，装载着超过200层3D NAND芯片的设备已随处可见-3。我们不再为手机存储空间焦虑，不再因电脑加载缓慢而烦恼，那些曾经阻碍数字体验的存储瓶颈，正在被一层层垂直堆叠的存储单元悄然消除。
