打开手机看着存储空间不足的提示，那个小空间已满的图标像把锁，锁住了想拍下的瞬间和急需安装的应用，这场景几乎成了每个智能手机用户的日常困境。

现代人对存储空间的需求如同对空气的需求——不足时方知珍贵。全球NAND闪存存储容量在2020年就已达到5300亿GB，预计2022年将达6110亿GB-4。

但这庞大的数字背后，是一场隐藏在芯片内部、肉眼无法看见的技术革命。从三星推出全球首款V-NAND闪存到如今长江存储的晶栈架构，存储行业正在经历从平面到立体的根本转变-3-4。

01 技术演进

曾经，存储技术就像是在一张白纸上作画，画得再精细，纸的面积终归有限。这就是二维NAND闪存面临的困境。

当制程尺寸持续微缩，存储单元间的串扰问题变得日益严重，产品可靠性面临严峻挑战-3。这就像是在一张邮票上画清明上河图，细节越多，线条越容易混在一起。

2013年，三星推出了全球首款V-NAND闪存，虽然只有24层，却突破了平面技术的瓶颈-4。这个思路转换——从追求更小的线宽转向堆叠更多层数——彻底改变了存储行业的发展轨迹。

有趣的是，提出3D NAND概念的东芝，其第一款48层3D NAND量产产品却比三星晚了整整三年-4。技术的创新与商业化之间，总存在着这样微妙的时间差。

02 层数竞赛

存储芯片的层数竞赛，听起来有点像建筑界的“天际线之战”。各大厂商都在争相建造自己的“摩天大楼”。

美光宣布其232层NAND闪存芯片实现量产，这是全球首款突破200层大关的固态存储芯片-4。这不仅仅是数字游戏，而是实实在在的技术突破——与自家176层NAND相比，存储密度提升了约43%。

紧接着，SK海力士不甘示弱，成功研发了全球首款业界最高层数的238层NAND闪存，并在今年已经开始量产全球首款基于三级单元的321层4D NAND闪存-4-6。

铠侠则计划在2026年开始生产332层NAND闪存，堆叠数从现行第8代的218层增加至332层，每单位面积的存储容量预计将提升59%-2-7。

来看一张表格，了解主要厂商在3D NAND堆叠竞赛中的最新动态：

03 微缩挑战

当层数越来越高，就像高楼大厦越盖越高一样，新的问题也随之而来。垂直微缩成为技术突破的关键路径，也是当前面临的主要挑战之一。

目前，相邻字元线之间的间距大约为40纳米。为了实现垂直间距微缩，需要同时减小堆叠内部字元线和硅氧化层的厚度-1。这样做的目的很直接——在相同的高度内塞进更多层，从而增加存储密度。

但事情没那么简单。当层数不断增加，制造过程中需要蚀刻的孔洞就变得更深更细，像是在一块厚木板上钻出又深又直的细孔。

随着堆叠高度的增加，这种金属填充工艺面临两个主要挑战：深触点的桶形轮廓可能导致顶部被夹断，以及在内部捕获腐蚀性气体-5。

还有更棘手的物理现象干扰。当字元线层的厚度不断缩小时，电荷捕捉晶体管的闸极长度也随之缩减，闸极逐渐失去对通道的控制，导致相邻的记忆体单元之间产生静电耦合-1。

04 创新架构

面对这些挑战，工程师们发挥了令人惊叹的创造力。长江存储开发的晶栈（Xtacking）架构就是一个很好的例子-3。

这种创新架构通过分离存储单元和读写电路，在各自独立的晶圆上进行优化制造，然后再通过键合技术将它们连接起来-3。这种方法不仅提高了生产效率，还能实现更高的存储密度。

对于垂直微缩导致的存储单元之间相互干扰问题，研究人员提出了一个巧妙的解决方案：在相邻字元线之间整合一条气隙-1。

气隙的介电常数比硅氧化物介电层低，能够减少相邻记忆体单元之间的静电耦合-1。简单说，就是在相邻存储单元之间加一层“空气垫”，减少它们互相干扰。

另一个创新是电荷捕捉层分离技术，主要用于抑制横向电荷迁移-1。当记忆体单元的垂直高度缩减时，捕捉在氮化硅层内的电荷容易通过垂直方向的氮化硅层迁移，导致资料保留时间的损失-1。

05 未来展望

3D NAND堆叠工艺的未来发展方向已经逐渐清晰。应用材料公司已经开发出了接缝抑制钨技术，通过包括成核和处理步骤的制程，抑制顶部薄膜的生长，实现更均匀、无缝隙的自下而上填充-5。

异质整合技术也将成为未来的重要发展方向。传统的存储芯片是将存储单元和读写电路印刷在同一基板上，而新技术则是在不同晶圆上分别制造，然后通过直接键合连接-7。

令人惊讶的是，根据比利时微电子研究中心（imec）的研究，1000层的NAND闪存也不是很遥远的事，可能在10年内就会出现-1-4。

随着人工智能与大数据时代的到来，3D NAND闪存技术在存储密度、容量、成本和可靠性等方面将面临新的要求与挑战-3。

当SK海力士的321层NAND闪存开始量产，当铠侠的332层芯片即将在2026年投产，当研究人员已经在讨论1000层堆叠的可能性-1-6-7。

这些数字不仅是技术进步的标志，更预示着未来几年内，我们将用上容量更大、速度更快、价格更实惠的存储设备。

手机存储空间不足的提示，或许会在不久的将来，成为一段遥远而有趣的技术史记忆。

网友问答

网友甲问： 我一直听说3D NAND堆叠层数越来越多，但为什么我的手机存储芯片好像进步没那么明显？层数增加到底能带来哪些实际改变？

这是一个特别实际的问题！层数增加带来的改变可能不像手机外观变化那样直观，但它的影响是实实在在的。

首先，层数增加直接意味着存储密度提高。铠侠的332层NAND相较于前代218层产品，单位面积的存储容量提升了59%-2。这意味着同样大小的芯片可以存储更多数据，或者同样容量的芯片可以做得更小。

性能也会得到改善。同样是铠侠的332层NAND，数据传输速度提升了33%-2。SK海力士的321层产品读取性能也提升了13%-6。

第三，能耗会降低。更先进的制程通常意味着更高的能效，这对于依赖电池的移动设备来说尤其重要。

随着生产技术的成熟，成本会逐渐下降。虽然高端产品刚上市时价格较高，但随着量产和技术普及，最终会惠及消费者。

所以，虽然你手上的设备可能没有直接标出“300层NAND”这样的字样，但你享受的大容量、较快速度和相对合理的价格，正是这场层数竞赛带来的红利。

网友乙问： 3D NAND堆叠会不会有物理极限？比如堆到1000层的时候，会不会一摔就坏？

这个问题问得很专业！确实，任何技术都有其物理极限，3D NAND堆叠也不例外。

随着层数增加，堆叠高度也会增加。目前超过300层的堆叠高度已经是一个挑战，而要达到1000层，堆叠高度会进一步增加-1。这就像盖楼一样，楼越高，结构稳定性就越重要。

但工程师们已经意识到了这些问题，并开发出了多种解决方案：
一是改进材料，研发低应力材料来减少堆叠内部的机械应力-6。
二是优化结构设计，比如SK海力士采用的“Three Plugs”工艺技术-6。
三是改进制造工艺，如应用材料公司开发的接缝抑制钨技术-5。

关于“一摔就坏”的担忧，实际上芯片在封装后会有多种保护措施。而且，芯片的可靠性测试包括机械冲击测试，确保产品在实际使用中能够承受一定程度的物理冲击。

真正的挑战可能更多在于电气性能方面：如何保证在如此多层的堆叠中，每个存储单元都能稳定工作，如何解决热管理问题，以及如何控制生产成本。imec正在研究的气隙整合和电荷捕捉层分离技术，正是为了解决这些挑战-1。

网友丙问： 国内的长江存储在3D NAND堆叠技术上处于什么水平？和国际大厂相比有哪些特色？

长江存储的发展速度确实令人印象深刻！虽然起步较晚，但通过技术创新实现了快速发展。

技术层面，长江存储跳过了96层，直接从64层跃升至128层，缩短了与领先厂商的差距-4。近期供应链消息称，长江存储已推出堆叠层数达232层的闪存芯片-4。

长江存储最大的特色是自主研发的晶栈（Xtacking）架构-3。这种架构的创新之处在于将存储单元和读写电路分别制造在不同的晶圆上，然后通过键合技术连接-3。

这种设计有几个优势：允许存储单元和外围电路分别优化制造工艺；提高了芯片面积利用率；加快了产品开发周期。

不过，与国际领先厂商相比，长江存储在量产规模、市场渗透率和品牌影响力方面仍有差距。三星、SK海力士、美光和铠侠等厂商已经在全球市场建立了完善的供应链和客户体系。

值得注意的是，全球3D NAND市场格局正在发生变化。随着AI、大数据等新技术的发展，对存储产品的需求也在不断演变，这为长江存储等后来者提供了新的机遇。

长江存储的技术创新显示了中国在半导体领域的进步潜力，但要完全赶上国际领先水平，还需要在技术研发、生产规模和生态建设上持续投入。