手机电池续航不知不觉又长了一点，智能手表可以做得更轻薄了，这些变化背后是内存芯片工作电压从5V、3.3V一路降到1.8V甚至更低的技术革命。
“电压又降了！” 我清晰地记得当行业标准从2.5V转向dram加电压1.8v时，整个实验室的工程师们既兴奋又头疼的表情。那次转变不仅仅是数字上的变化，更是一场从电源管理到电路设计的全面挑战-1。
现在的主流工业与消费产品大多采用5V、3V、2.5V、1.8V及其他低电压设计-4。各大半导体厂商为了确保不同产品间的兼容性且避免不必要的复杂电路设计，纷纷采用标准化产品来应对移动与可穿戴设备的趋势-7。
DRAM的工作电压演进是一条明显的下降曲线。早期的工作站和服务器高速存储系统中，DDR DRAM的电源电压还是2.5V或1.8V-1。
随着移动设备的兴起，电压一路走低。dram加电压1.8v成为一个关键节点，标志着DRAM正式进入低功耗时代-2。
根据华邦电子的数据，DRAM各代电压演进技术让内存IC的工作电压降到1.8V以下，甚至达到今天的1.2V超低电压-7。这个趋势在可穿戴设备和物联网设备中尤为明显，因为这些设备对功耗和尺寸极为敏感。
把DRAM工作电压降到1.8V远不像看起来那么简单。低电压操作面临诸多障碍：速度会因单元存取晶体管的小电流驱动能力而降低-5。
由于DRAM的数据保持特性，存储单元存取晶体管的阈值电压无法随工作电压按比例缩小，因此需要创新的泵浦方案来产生升压电压-5。
早期研究中，使用1.8V操作电压和0.6μm TSMC MOS模型，可以将RAS周期从43ns缩短到30ns-2。同时配合读/写分离式I/O和Nibble Mode控制线路设计，可以提高50%的数据存取效率-2。
2004年，研究人员提出了隐藏预充电三重泵浦方案和双路径混合电流感测放大器，专门针对dram加电压1.8v环境下的性能优化-5。这些创新让1.8V DRAM在保持性能的同时，大幅降低功耗。
当DRAM工作电压降低到1.8V时，电源管理变得更加复杂。这些存储IC需要等于电源电压一半的参考电压(V_REF = V_DD/2)-1。
它们的逻辑输出通过电阻器连接到终端电压V_TT，该电压需要等于并跟踪V_REF-8。也就是说，V_TT必须根据需要源出或吸收电流，同时保持V_TT = V_REF±0.04V-1。
图1所示电路可为1.8V和2.5V两种存储器系统提供终端电压，并可输出高达6A的电流-1。现代解决方案如P8900 PMIC则集成了4个降压开关稳压器和3个LDO稳压器，专为DDR5 RDIMM、LRDIMM和NVDIMM应用设计-3。
电压降低带来的节能效果非常显著。根据华邦电子的测试，在主动模式下，采用1.2V工作电压相比1.8V的内存器件可以节省33%的电源消耗-7。
省电模式下的电源电流小于0.5µA，约比1.8V器件小了一半-9。对于电池供电的设备来说，这意味着更长的使用时间或更小的电池尺寸。
在可穿戴设备领域，电池尺寸和重量往往是最具挑战性的部分-4。小电池可以使终端产品体积变小，或是节省更多空间给更有价值的其他附加功能-9。而消费者同时也更加在意电池续航能力及充电次数-7。
dram加电压1.8v带来的另一个重要优势是简化了电源电路设计。当系统单芯片、应用程序处理器和微控制器采用1.2V电压标准时，可以减少采用大而复杂的电源管理芯片来支持多电路的设计-9。
转而采用较简单的零件，如低压差稳压器(LDO)，可以节省电路板的空间与成本-7。1.2V和1.5V延伸型串行闪存支持与1.8V串行闪存相同的功能和封装类型，系统软件无需大幅更改-4。
这为工程师提供了简化电源电路设计的弹性，同时获得节约电源的额外优点-9。除了标准封装外，这些产品皆通过KGD质量测试，可以晶圆或晶粒的方式供货-7。
移动设备是低电压DRAM的最大受益者。适合移动系统的DRAM需求急剧增加，如第三代和第四代手机、个人数字助理和手持个人计算机-5。
移动系统中的低功耗需求不可避免地推动DRAM向低电压操作发展-5。2006年的一项研究展示了一种使用标准0.14μm DRAM技术制造的1.8V伪静态RAM，专为移动应用设计-10。
这项技术通过使所有内部模拟电路在时钟化安排中运行，并根据负载自适应调整占空比，降低了待机电流-10。对于32Mbit内存容量，所有模拟电路的电流消耗为12μA@1.8V，加上刷新部分后低于40μA@1.8V/25°C-10。
目前，1.8V及以下电压的内存产品已经在多个领域得到应用。W25QxxNE系列产品支持1.14-1.30V的工作电压，W25QxxND系列则可达到1.5V延伸电压，支持1.14-1.58V的工作电压区间-9。
这些产品提供1Mbit-128Mbits容量选择，适用于传统移动、可穿戴与物联网设备-4。终端产品如手持式POS系统、智能手表、电子书与GPS导航系统都是超低耗电量串行式闪存的最佳应用场景-7。
上海乐鑫信息科技已经将1.2V串行闪存产品与其超低功耗ESP32 WiFi与Bluetooth组合芯片搭配使用，证明能进一步减少电源消耗-9。该公司已经在其系统上测试成功，并计划尽快以模块式产品推向市场-4。
闪存市场将会朝向标准化电压，集中在1.2V与1.5V延伸电压，半导体公司正致力于让系统设计师成功将产品的工作电压设计规划在约1.2V，以符合未来趋势-9。
当业界普遍将标准电压设置在1.8V以下时，我们手中的设备将获得更长的续航和更紧凑的设计，而这一变化正悄然发生在每一块微小的内存芯片中-7。
提问一：我看到现在很多设备还在用1.8V DRAM，但文章提到已经有1.2V的产品了，为什么不是所有设备都马上切换到更低的电压？
这是个很实际的观察！确实，从技术上讲，更低的电压意味着更低的功耗，但全面切换面临几个现实挑战。首先是兼容性问题——现有的大量设备、芯片组和电源管理系统都是围绕1.8V设计的，要全面改变需要整个生态系统的协同更新。
其次是技术成熟度和成本因素。1.2V产品虽然已经问世，但大规模生产的良率和成本控制还需要时间优化。对于许多对价格敏感的大众消费电子产品，厂商可能会选择技术成熟、成本更优的1.8V方案。
第三个是实际节能效果的权衡。虽然1.2V相比1.8V理论上能节省33%的电源消耗-7，但在不同应用场景下，实际节能效果会受到整体系统设计的制约。如果其他组件没有同步低电压化，整体节能效果可能不如预期显著。
最后是供应链的惯性。全球电子产品供应链极其复杂，任何重大标准变更都需要时间渗透到各个环节。不过趋势是明确的，随着可穿戴设备和物联网设备的普及，低电压内存的市场份额正在稳步增长-9。
提问二：我自己尝试过给旧电脑的内存超频加压，如果我想尝试调整DRAM电压，比如设置到1.8V，需要注意哪些风险？
给DRAM调整电压确实能带来性能提升，但风险不容忽视！首当其冲的是硬件损坏风险。超过制造商推荐电压运行会增加内存模块的电气压力，可能导致芯片永久损坏。现代DDR4/DDR5内存的电压容限比老产品更低，轻微超压都可能造成不可逆损害。
其次是系统稳定性问题。即使内存本身没有立即损坏，不稳定的电压供应也会导致数据错误、系统崩溃甚至文件损坏。DRAM对电压精度要求很高，比如终端电压V_TT必须保持等于V_REF±0.04V的精度-1，普通主板很难维持这种精准度。
散热挑战也很重要。增加电压会显著提高内存功耗和发热量，如果没有足够的散热措施，高温会进一步降低系统稳定性，甚至影响内存寿命。
最后是保修失效。几乎所有内存制造商都不支持超频超压导致的损坏保修。如果你决定尝试，请务必：1) 逐步小幅增加电压，每次增加不超过0.05V；2) 加强内存散热；3) 每次调整后运行长时间稳定性测试；4) 了解你的内存芯片类型，不同芯片对电压的耐受度不同。
提问三：文章提到DDR5内存已经用到1.1V电压，那么未来DRAM电压会无限低下去吗？有没有物理极限？
这是个很有前瞻性的问题！DRAM电压确实在持续下降，但不会无限降低，存在多重物理极限。首先是晶体管阈值电压的限制。存储器单元存取晶体管的阈值电压无法随工作电压按比例缩小，这受限于DRAM的数据保持特性-5。当工作电压接近或低于阈值电压时，晶体管无法正常开关，会导致数据存储不可靠。
其次是信噪比挑战。电压降低意味着信号幅度减小，更容易受到噪声干扰。研究人员已经发现，低电压DRAM更容易受到读写噪声的影响-2。虽然通过改进感测放大器设计可以部分缓解这个问题，但根本限制依然存在。
第三是工艺限制。半导体制造工艺的进步确实允许更低的电压操作，但每个工艺节点都有其最佳工作电压范围。过度降低电压反而可能导致性能下降，就像2004年研究者指出的，低电压下速度会因单元存取晶体管的小电流驱动能力而降低-5。
最后是实际收益递减。当电压已经很低时，进一步降低带来的节能效果会越来越不明显，而设计和制造成本却可能大幅增加。业界预测未来可能会稳定在1.0V左右的范围，然后通过架构创新而非单纯降压来继续提升能效比-4。
