你手机里刚拍下的高清照片、电脑中正在运行的大型游戏，背后是存储芯片里一场持续了十几年、关乎方寸之间能“盖”多少层楼的精密竞赛。
2013年，当三星推出仅有24层的首款3D NAND闪存时，整个行业都在观望这个“立体”存储方案能否替代沿用了数十年的平面技术-5。如今，主流厂商的产品层数已突破300层，并向着千层迈进-1。
在数据量以惊人速度增长的时代，这种垂直堆叠技术不仅支撑起从智能手机到数据中心的庞大数据需求，其演进本身就如同一部充满竞争与突破的行业史诗。
在3D NAND出现之前，存储行业遵循着一条看似永无止境的道路：在二维平面上不断缩小晶体管尺寸。这种方法曾让NAND闪存密度持续提高，但随着晶体管尺寸逼近物理极限，问题接踵而至。
存储的电荷数量受限，读写容量难以进一步提升，同时耦合效应和干扰问题日益严重-5。
分析机构Objective Analysis的Jim Handy指出，当时存储厂商已经无法在原有2D NAND基础上继续降低成本-5。平面微缩的红利正在消失，行业迫切需要新的技术路径。
转折点出现在2007年，东芝率先提出了3D NAND的概念，明确指出NAND闪存未来应专注于降低单位比特成本-5。第一个将概念变为现实的却是三星。2013年，三星推出了全球首款V-NAND闪存，虽然只有24层，却标志着闪存技术从平面到立体的根本转变-5。
早期的3D NAND技术采用了电荷陷阱单元取代传统的浮栅晶体管-1。这一改变看似微小，实则影响深远：电荷存储在绝缘体而非导体中，减少了存储单元间的静电耦合，提高了读写性能-1。
随着3D NAND技术得到验证，一场围绕堆叠层数的激烈竞赛在全球存储厂商间展开。这场竞赛的本质，是在有限面积内“盖”出更高的“数据大楼”，从而大幅提升存储密度。
三星首代24层产品问世后，各厂商迅速跟进。东芝在2016年推出48层3D NAND，比三星晚了整整三年-5。随后，层数增长开始加速：64层、96层、128层...到了2022年，这场竞赛进入白热化阶段。
美光宣布其232层NAND闪存芯片实现量产，成为全球首款突破200层大关的商用产品-5。仅仅数月后，SK海力士宣布研发成功238层NAND闪存，刷新了行业纪录-5。
堆叠层数不仅关乎技术实力，更直接影响产品的市场竞争力。更高层数意味着更大的存储容量和更低的每比特成本，这正是数据中心和消费电子市场最为看重的指标。
到2022年，全球NAND Flash存储容量已达6110亿GB，这一数字背后正是3D NAND层数不断攀升的支撑-5。
简单的数字增长背后是巨大的技术挑战。随着层数增加，制造过程中需要蚀刻的孔变得更深更窄，工艺难度呈指数级增长-8。制造商不得不开发新技术，如字符串堆叠，通过分批制造再组合的方式突破单次蚀刻的物理限制-8。
在全球存储巨头围绕层数展开激烈竞争的同时，中国存储厂商选择了不同的发展路径。长江存储作为行业新势力，展现出了独特的技术创新和市场策略。
长江存储成立于2016年，当时国内闪存芯片领域几乎是一片空白-5。但这家公司仅用一年时间就研制成功了中国第一颗3D NAND闪存芯片，并在2018年实现量产-5。
更引人注目的是其技术路线选择：当国际厂商按部就班地从64层、96层向128层推进时，长江存储跳过96层直接研发128层产品-5。这种跳跃式发展缩短了与国际领先水平的技术差距。
长江存储的核心创新在于自主研发的Xtacking架构-3。与传统的将CMOS电路和存储阵列集成在同一晶圆上的方法不同，Xtacking技术将两者分开制造，然后通过键合技术连接-2。
这种方法的优势显而易见：CMOS电路和存储阵列可以分别优化工艺，提高存储密度和生产效率-3。Xtacking架构使长江存储128层产品的接口速度达到1600MT/s，与国际厂商176层产品的性能基本持平-2。
随着3D NAND层数不断攀升，单纯依靠增加层数已难以持续提升性能。行业开始从结构设计、材料科学和制造工艺等多个维度寻求突破，解决高堆叠带来的新问题。
其中一项关键技术是“气隙集成”。在3D NAND结构中，存储单元之间的干扰会随着堆叠密度增加而加剧。研究机构imec开发出在字线间精确集成气隙的方法，这些气隙的介电常数低于传统材料，能有效降低存储单元间的静电耦合-1。
电荷陷阱层分离是另一项重要创新-1。随着存储单元垂直尺寸缩小，电荷更容易从捕获层中迁移，影响数据保持能力。新技术通过优化电荷陷阱层的结构和材料，减少了电荷的横向迁移。
在制造工艺层面，imec提出的“z间距缩放” 技术试图减小氧化层和字线层的厚度，从而在相同高度内堆叠更多存储层-1。这项技术如果成功，将使堆叠层数进一步增加的同时控制成本增长。
有趣的是，3D NAND的发展也改变了半导体制造的设备需求。与DRAM仍需要昂贵的光刻设备不同，3D NAND的制程重心已转向蚀刻与平整化，光刻技术的重要性相对降低-7。这一转变让存储制造商能够更灵活地规划设备投资。
随着人工智能和大数据应用爆发式增长，对存储密度、容量和性能的要求将持续攀升。3D NAND的未来发展呈现出多条技术路径并进的格局。
业界预测，到2030年可能出现1000层3D NAND产品-1。这一数字意味着存储密度将达到惊人的100 Gbit/mm²-1。实现这一目标需要克服包括高深宽比蚀刻、均匀性控制在内的多项技术挑战。
除了增加层数，另一个重要方向是提升每个存储单元的比特数。从SLC到MLC、TLC，再到QLC，单个单元存储的数据量不断增加-5。最新技术甚至探索每个单元存储5比特数据（PLC），但这会带来性能和耐用性挑战。
更长远地看，存储级内存和近内存计算可能改变整个存储架构-7。研究人员正在开发既能像DRAM一样快速读写，又能像NAND一样长期保存数据的新型存储技术。同时，将处理器尽可能靠近内存的“近内存计算”可以减少数据传输延迟和功耗-7。
随着3D NAND技术不断发展，其应用领域也将进一步扩展。从智能手机、个人电脑到数据中心、人工智能训练平台，再到新兴的物联网和边缘计算设备，3D NAND将支撑起更加广泛的数据存储需求。
看着手里越来越轻薄但容量却越来越大的手机和固态硬盘，美光数据中心存储副总裁Alvaro Toledo曾表示，3D NAND芯片的发展是一条通往更多层的道路，“挑战肯定存在，但我们还没有看到这条路的尽头”-5。
从三星24层的初代产品到如今300层以上的商用芯片，这场存储界的“叠叠乐”竞赛还将继续，在肉眼不可见的微观世界里，构建支撑数字文明的基石。
