每次把文件塞进快满的硬盘，你或许没想过，一个指甲盖大小的芯片内部正进行着一场从二维平面到三维立体的空间革命。
想象一下，在一个仅有 12mm x 6mm 大小的空间里，建造一栋拥有数百层楼房的复杂结构，这就是 3D NAND 架构正在做的事-2。
如今主流厂商已推出超过 300 层的 NAND 闪存芯片，并预计到 2030 年将达到惊人的 1000 层-4。
把数据存在芯片里就像在有限的土地上盖房子。传统二维 NAND 技术用了三十多年不断“缩小户型”，直到碰到了物理学的硬墙。
随着制程尺寸持续微缩，存储单元间的串扰问题变得日益严重，产品可靠性面临严峻挑战-1。
平面结构的房子越盖越密，邻居间的干扰就越发严重。电荷们在相邻的存储单元间乱窜，导致你的数据可能出现意外。这就像在拥挤的公寓里能清楚听到隔壁的谈话一样令人不安。
行业专家曾认为，继续缩小工艺尺寸就能解决问题，但物理规律给了大家一个现实的打击。当单元间距缩小到一定程度，电子会不受控制地在单元间迁移，导致数据丢失和读取错误。
三维闪存（3D NAND）技术应运而生，开启了 NAND 闪存发展的全新纪元。这一技术通过从平面结构向三维结构的转变，实现了存储密度的革命性提升-1。
存储单元被垂直堆叠起来形成三维结构，就像从平房改建成摩天大楼。制造工艺从以光刻为主导的平面缩微技术，转向以刻蚀为核心的三维集成技术。
在 3D NAND 架构中，每个存储单元都包含多个关键组件：W/TiN 栅极控制电流；氧化铝和阻挡氧化层调节电子运动；氮化硅捕捉层储存电子；隧道氧化层和多晶硅通道建立单元间的电气连接-2。
这些组件垂直排列，形成了复杂的立体存储结构。
当行业遇到传统堆叠的瓶颈，创新架构开始崭露头角。在全球半导体产业竞争日益激烈的背景下，长江存储开发了以晶栈（Xtacking）为代表的创新架构，逐步突破并引领全球 3D NAND 闪存技术的创新性发展-1。
Xtacking 技术的核心在于将存储单元和外围电路分开制造，然后用混合键合技术连接。
这意味着可以在不同的产线上分别优化存储阵列和逻辑电路，避免了传统单片集成中的性能折衷。铠侠采用的类似技术被称为 CBA（CMOS 直接键合到阵列），同样实现了存储层数的显著提升-3。
这些创新架构使制造工艺变得更加灵活。企业可以像搭积木一样组合不同的技术模块，而不必受限于单一工艺路径。
想要在三维空间里塞进更多数据，工程师们面临着横向和垂直两个方向的挑战。横向微缩需要减少阶梯面积、外围电路面积和狭缝面积-2。
阶梯结构充当栅极电极接触的焊盘，工程师们通过将触点放置在宽度方向而非长度方向，有效节省了整体阶梯长度。
但这种锯齿形阶梯结构带来了新的制造难题：需要更深的蚀刻，以及保持临界尺寸和蚀刻速率的均匀性。
垂直微缩是通过增加层对来实现的，但随着高度和纵横比的增加，制造成本效益逐渐降低。行业需要寻找新的技术路径，才能在相同的堆叠高度上容纳更多存储层-2。
缩小层对厚度的同时，还必须确保在替换栅极工艺中去除氮化硅并用金属填充空间时不出现问题。
行业正探索新的技术路径来应对持续增长的存储需求。Z 间距缩小成为控制因存储层数增加而产生的成本的关键因素-4。
这种技术旨在减小堆叠结构中字线层和氧化硅层的厚度，从而在每增加一微米堆叠高度时能够增加更多存储层。
但这种微缩并非没有代价。若不进行优化，Z 间距缩放会对存储单元的电性能产生负面影响：阈值电压可能降低，亚阈值摆幅增大，数据保持能力下降-4。
更重要的是，编程和擦除所需的电压可能增加，导致功耗上升、速度变慢，并可能造成相邻单元间栅极介质的击穿。
未来几年，存储器行业将继续推动基于全环栅的 3D NAND 闪存路线图走向极限。预计到 2030 年，层数将进一步增加，达到 1000 层，相当于约 100 Gbit/mm² 的存储容量-4。
在如此小的空间内保持所有部件的均匀性，对高堆叠沉积和高深宽比蚀刻工艺提出了更高要求。
人工智能与大数据时代的到来，为 3D NAND 闪存技术带来新的要求与挑战-1。
AI 大模型训练需要处理海量数据，为这些数据提供高效的存储方案变得至关重要。训练 AI 模型所需的大量数据需要能够快速读写且容量巨大的存储设备支撑-4。
SK 海力士甚至走得更远，推出了所谓“4D NAND”架构。这项技术引入了 PUC（外围电路在单元下方）技术，将外围控制电路放置在存储单元下方-7。
这种设计为 NAND 闪存构建了一个更高效有序的布局，与传统架构相比，缩短了信号传输路径，使数据的读写操作能够更迅速地响应。
随着 AI 手机、AI PC 和 AIoT 设备的普及，终端设备对 NAND 闪存的需求在容量和性能上都有了大幅提升。以苹果为例，其最新款手机为了搭载更先进的 AI 算法和更大的语言模型，NAND 闪存的容量从以往的 128GB 起步提升到了 256GB 起步-7。
看到存储芯片内部数百层的精细结构时，你可能会想这已是极限。就在你思考时，芯片工程师已在规划堆叠上千层的蓝图，并将外围电路重新布置到存储单元下方，使数据传输路径再次缩短-7。
存储芯片，正从简单的数据仓库转变为计算体系中不可或缺的智能基础。
