电脑卡顿时，我们常抱怨内存不够，却很少思考这片小小的电路板如何用电荷的“有”或“无”记录下整个数字世界。
内存条上密密麻麻的芯片里，每个DRAM存储单元只有1个晶体管和1个电容，却承载着数字世界的0与1-1。
电容存储电荷代表“1”，无电荷代表“0”——这个简单原理支撑着从手机到超级计算机的所有数据临时存储-1。
DRAM物理结构的核心是1T1C设计，简单得令人惊讶。每个存储单元仅包含一个晶体管和一个电容-1。
晶体管充当电子开关，控制对存储单元的访问；而电容器则负责存储电荷，用电荷的有无来表示二进制的0或1-2。
电容存储电荷的特性带来了DRAM最显著的特点——易失性。即使维持电容两端电压差不変，电荷也会随时间逐渐流失-10。这意味着存储在DRAM中的数据不是永久性的，需要定期刷新。
刷新的频率大约是每64毫秒一次，这一过程完全在DRAM芯片内部进行，没有数据流入或流出芯片-2。
单独的1T1C单元无法构成可用的存储器，DRAM物理结构的精妙之处在于其多层次的组织方式。
最基本的存储单元被组织成二维行列结构，犹如一个精密的棋盘-1。当CPU需要访问数据时，地址被解析为行地址和列地址-1。
行地址首先被激活，选中一整行数据，这些数据通过读放大器被读取到行缓存中。随后，列地址从行缓存中选择特定数据块进行传输-1。
在二维阵列之上，DRAM物理结构进一步组织成更复杂的层次：多个阵列组成一个bank，多个bank组成一个芯片，多个芯片组成一个rank，多个rank安装在一个DIMM内存条上-1。
这种层次化设计使得现代计算机能够通过多通道架构同时访问多个内存条，显著提高内存带宽-1。
读取DRAM中存储的数据是一个精细的过程。每个存储单元的电容非常小，其充放电产生的电压波动微弱且短暂，难以直接读取-4。
DRAM物理结构中的关键组件——读出放大器（Sense Amplifier）解决了这一难题-4。这些放大器被附加在每个位线的末端，能够检测从存储单元读取的微小电荷，并将信号放大-2。
放大器捕捉到位线上的电压波动后，会在本地还原出存储单元的电容电压值，并通过锁存器将其保存起来-4。这样，信息就从易失的电容转移到了更稳定的放大器中。
由于存储电容器会泄漏电荷，DRAM需要定期刷新以维持数据完整性-2。刷新操作会读取存储单元的内容，将位线上的电压提升至理想水平，然后让刷新后的值流回电容器-2。
虽然刷新完全在DRAM芯片内部进行，没有数据流入或流出芯片，最大限度地减少了电量浪费，但刷新仍会占据DRAM总功耗的10%以上-2。
刷新操作分为集中式和分布式两种-8。集中式刷新每隔一段时间停止所有外部读写操作，逐一刷新所有内存行；而分布式刷新则在刷新时间间隔内均匀分散刷新操作，与外部读写交替进行-8。
随着半导体制程从28纳米微缩至10纳米以下，传统DRAM面临着难以逾越的物理极限-5。在10纳米制程中，电容体积骤减至10立方纳米，存储的电子数量不足100个-5。
电容缩小导致数据保存时间从10毫秒缩短至1毫秒以内。为维持数据完整性，DRAM需要更频繁地刷新，这导致功耗增加高达50%-5。
晶体管也面临类似问题。10纳米以下的晶体管漏电流从10纳安增至100纳安，待机功耗大幅上升。据行业数据，全球数据中心DRAM功耗占比已达35%，其中10纳米以下DRAM占比高达60%-5。
面对平面微缩的极限，业界将目光投向了第三维度——3D DRAM。与传统的平面排列不同，3D DRAM在单一芯片内沿Z轴堆叠多层内存单元，密度可达传统DRAM的5倍以上-5。
imec与根特大学的联合研发团队在3D DRAM技术领域取得突破，成功在300毫米硅晶圆上外延生长出120层Si/SiGe叠层结构，打破了此前60层的纪录-5。
研究团队通过碳元素掺杂技术解决了3D DRAM长期面临的“应力瓶颈”。碳元素填充Si/SiGe的晶格间隙，减少晶格畸变，使位错密度降低90%，晶圆翘曲度降至符合光刻要求的8微米-5。
除了3D堆叠，DRAM物理结构本身也在经历根本性变革。2T0C（双晶体管零电容）技术逐渐受到关注，它采用双晶体管架构，完全摒弃了传统DRAM中的存储电容-6。
2T0C DRAM利用浮体效应、栅极耦合等机制存储电荷，实现数据保持-6。其核心优势在于无需传统DRAM结构中的存储电容，而是通过特殊的晶体管设计实现数据存储与保持-6。
这种结构主要由铟镓锌氧化物（IGZO）N型晶体管和碳纳米管（CNT）P型晶体管组成-6。IGZO NFET负责低泄漏的数据写入，而CNT PFET则提供高电流读取能力-6。
由于IGZO材料的高阻特性，存储单元可以在较长时间内维持数据，从而减少传统DRAM所需的频繁刷新操作，大幅降低功耗-6。
除了结构创新，材料科学也为DRAM物理结构的演进提供了新路径。铠侠（Kioxia）开发的氧化物半导体通道晶体管技术，展示了高密度、低功耗3D DRAM的实际应用潜力-9。
氧化物半导体具有极低的漏电流特性，能显著降低DRAM的刷新功耗-9。铠侠通过替换制程形成的水平晶体管，展现出高导通电流（超过30μA）和极低漏电流（低于1aA）的优异性能-9。
该公司已成功制造出8层水平晶体管堆叠结构，确认了其运作的可行性-9。这一技术突破为未来低功耗DRAM的发展提供了新的可能性，特别是在AI服务器和物联网设备等对功耗敏感的应用中-9。
随着制程进一步微缩，电容的宽高比已接近1：50的物理极限，圆柱底部尖锐的形状开始引发新的电性问题-10。AI训练所需的内存容量呈指数级增长，训练1万亿参数模型需要10TB内存，传统服务器需要300颗DRAM芯片-5。
三星、SK海力士等厂商已开始布局3D DRAM生产线，imec的120层叠层良率已达85%，符合商用要求-5。当平面微缩遇到物理极限，第三维度的开拓正在重新定义存储的边界。
网友A问： 我经常听说DRAM需要刷新，但不太明白为什么SRAM不需要刷新？它们的物理结构有什么根本不同？
答：这个问题问到了点子上！DRAM和SRAM虽然都是随机存取存储器，但它们的物理结构设计有本质区别。
DRAM采用1T1C结构，用一个电容存储电荷来表示数据-1。电容就像个小水池，会慢慢漏水（电荷泄漏），所以需要定期“加水”（刷新）来保持水位-2。而SRAM通常使用6个晶体管组成一个锁存器电路来存储数据-4。
这6个晶体管形成正反馈回路，只要通电就能一直保持状态，不需要刷新。你可以把SRAM想象成一个开关，一旦拨到某个位置就会一直保持，除非你主动去改变它。
正因为结构不同，SRAM速度更快，但结构更复杂，占用的芯片面积更大，成本更高；DRAM结构简单，密度可以做得很高，成本更低，但速度稍慢且需要刷新-4。
网友B问： 现在大家都在说3D DRAM，它和HBM（高带宽内存）有什么区别？不都是“3D”吗？
答：这个问题确实容易混淆！虽然都带“3D”，但3D DRAM和HBM是两种完全不同的技术路线。
HBM是“2D晶片堆叠”，它把多个传统的2D DRAM芯片像搭积木一样垂直堆叠起来，然后通过硅通孔（TSV）技术连接-5。这种方案确实提高了带宽，但本质上还是在使用传统的平面DRAM芯片。
而真正的3D DRAM是“单一芯片内垂直堆叠”，是在一个芯片内部直接制造多层存储单元-5。你可以把它想象成以前是平房（2D DRAM），HBM是把多个平房叠起来变成楼房，而3D DRAM是直接建一栋多层建筑。
3D DRAM的密度潜力更大，理论上可以达到传统DRAM的5倍以上，而HBM的密度提升相对有限-5。不过，3D DRAM的技术难度也更高，目前还在研发和早期商业化阶段。
网友C问： 如果电容缩小导致这么多问题，为什么不用其他方式存储数据呢？比如用电阻或磁性材料？
答：这个问题特别好，业界也确实在探索各种替代方案！你提到的电阻和磁性材料正是新兴存储技术的方向。
实际上，除了DRAM，确实存在多种存储技术，比如MRAM（磁性随机存储器）、ReRAM（电阻式随机存储器）等-7。这些技术各有优势：MRAM读写速度快、功耗低、寿命长；ReRAM结构简单，有可能实现更高密度。
但为什么DRAM仍然占主导地位呢？主要是因为技术和生态的成熟度。DRAM已经发展了半个世纪，制造工艺成熟、成本低、与现有计算机体系结构兼容性好。
而新兴存储技术往往面临材料稳定性、制造工艺、与现有系统的集成等挑战-7。不过，随着DRAM微缩遇到物理极限，这些替代技术正在加速发展。
未来很可能会出现混合存储系统，不同类型存储器各司其职：SRAM做高速缓存，DRAM做主存，新型非易失存储器做存储类内存-6。
