内存芯片像盖高楼一样向上堆叠时，工程师们正面临着一场关于性能、功耗和可靠性的极限挑战。
你或许曾因电脑卡顿而焦急等待，或在运行大型软件时遭遇系统缓慢。背后的原因，往往是内存带宽无法满足处理器需求。
如今，一种名为多层DRAM的技术正在改写规则，通过垂直堆叠内存芯片，如同在城市有限土地上建造摩天大楼而非平房，显著提升了数据传输效率-3。这一创新尤其对人工智能计算至关重要，因为AI模型处理海量数据时需要极高内存带宽-2。
多层DRAM的概念并不复杂。想象一下，传统内存芯片是平铺在电路板上的单层结构，而多层DRAM则像一幢垂直的摩天大楼，将多个内存层堆叠在一起，通过硅通孔（TSV）技术实现层间连接-1。
这种设计极大地增加了单位面积的内存容量和带宽。实现这一构想面临严峻挑战。
随着堆叠层数的增加，芯片内部热管理和信号完整性成为主要障碍。每增加一层，芯片厚度就会相应增加，散热问题变得更加复杂-2。
更重要的是，每层之间的连接需要精密技术支撑，尤其是在高频率下保持信号稳定传输，这要求工程师必须突破传统设计思维。
多层DRAM的核心在于层间连接技术和新材料应用。目前主流方案是采用硅通孔技术，即在芯片上打孔并填充导电材料，实现垂直电气连接-1。
不同厂商在这一领域展开激烈竞争。例如，三星和SK海力士正在研发基于1c DRAM工艺的下一代HBM4内存-9。1c DRAM相比前代产品线宽更小，能效更高，对提升多层DRAM整体性能至关重要。
西安紫光国芯则开发了名为SeDRAM®的多层阵列技术，采用低温和混合键合技术，实现了业界领先的带宽和能效表现-5。
这些创新不仅解决了技术难题，还为未来更高层数堆叠奠定了基础。要在更薄晶圆上实现更多层堆叠，制造过程必须极度精确，任何微小偏差都可能导致整块芯片失效-2。
这种多层DRAM究竟带来多少性能提升？以三星计划推出的HBM4为例，其带宽高达3.3TB/s，容量可达36GB-4。这样的性能指标足以满足最先进AI加速器的需求。
这种提升不仅体现在原始带宽上，更关键的是能效比的显著改善。多层DRAM通过缩短数据传输距离，降低了能耗。
研究表明，一些先进的多层DRAM设计能够实现每比特仅0.66皮焦耳的能耗，相比传统设计有大幅提升-5。
更令人兴奋的是，多层DRAM为实现“存内计算” 提供了可能。传统架构中，数据需要在处理器和内存间来回传输，消耗大量时间和能量。而多层DRAM的结构允许将部分计算功能集成到内存中，减少数据移动，提升整体效率-4。
目前，多层DRAM已不再是实验室概念，而是正快速走向大规模应用。据行业消息，16层堆叠的HBM产品计划于2026年第四季度开始供货-2。
这一时间表凸显了市场对高性能内存的迫切需求，特别是人工智能和高性能计算领域。
全球三大存储企业正加速研发，竞争焦点已从传统的平面扩展转向垂直堆叠技术-2。与此同时，中国科研机构和企业也在这一领域取得突破。
中科院微电子所成功研发出基于IGZO技术的三维存储结构，实现了超低延迟和超长数据保持时间-10。
值得关注的是，SK海力士已发布了直至2031年的技术路线图，计划推出包含下一代HBM5在内的多层DRAM产品-6。这表明，多层DRAM技术将继续演进，成为未来计算系统的核心组成部分。
未来几年，多层DRAM技术将朝着更高层数、更高带宽和更低功耗的方向发展。技术演进也面临物理极限的挑战。根据行业预测，HBM5仍将维持最多16层堆叠，直到2035年前后才有望实现20至24层堆叠-2。
另一重要趋势是多层DRAM与处理器的深度融合。业界正在探索将GPU核心直接集成到HBM基底裸片上的可能性，这种设计将彻底改变传统计算架构-4。
材料科学的突破也将推动多层DRAM发展。例如，新型粘合材料正在研发中，需要在厚度压缩至10微米以下的同时，保证足够的热导率-2。
这些创新将决定多层DRAM能否在性能、可靠性和成本之间找到最佳平衡点。
当三星和SK海力士竞争推出更高性能的HBM4内存时，全球存储巨头已纷纷押注多层DRAM的产业化道路-9。
从西安紫光国芯的SeDRAM技术到SK海力士的HBM4产品路线图，产业界正面临一场由多层DRAM引领的内存革命-5-6。
这一技术突破不仅仅是参数表上数字的提升，更是计算范式的转变，它悄然将数据的垂直运动转化为处理器水平性能的飞跃。
对于我们普通用户来说，多层DRAM技术的直接影响可能不会立即显现，但会逐渐渗透到日常使用的电子产品中。
最直接的影响是设备响应速度的提升和能耗的降低。随着多层DRAM在高端手机和AI PC中的采用，你会发现手机处理照片、视频的速度更快，同时电池续航可能有所改善-4。
这种技术最初会出现在高端产品中，然后逐渐普及到中端设备。支持更复杂AI功能的应用将变得更加可行，如实时语言翻译、高级图像编辑和沉浸式游戏体验，这些都需要高速内存支持。
虽然多层DRAM的成本目前较高，但随着技术成熟和量产规模扩大，最终将使更多消费者受益。
多层DRAM制造面临的核心挑战主要集中在材料、工艺和热管理三个方面。
最棘手的难题之一是晶圆减薄。为实现16层堆叠，单颗晶圆厚度需要从目前的约50微米降至30微米左右，这样薄的晶圆在制造、搬运过程中极易破裂变形-2。
层间粘合技术是另一个关键挑战。粘合层厚度需要压缩至10微米以下，同时还要保证足够的热导率以应对高密度集成带来的散热问题-2。
这些问题并非无解。行业正在探索多种技术路径，如TC-NCF和MR-MUF等不同粘合工艺-2。随着材料科学和封装技术的进步，这些问题将逐步得到缓解。
除了人工智能这一明显应用外，多层DRAM在许多领域都有广阔的应用前景。
在消费电子领域，高端智能手机、游戏主机和VR/AR设备都将受益于多层DRAM提供的高带宽和低功耗特性-4。在自动驾驶系统中，实时处理大量传感器数据需要高速内存支持，多层DRAM能够满足这一需求。
科学计算和大数据分析是另一个重要应用领域。这些应用通常需要处理海量数据集，内存带宽往往是性能瓶颈，多层DRAM能显著提升数据处理效率。
医疗影像和气候建模等专业应用也将从中受益。值得关注的是，存内计算架构的发展可能为多层DRAM开辟全新的应用场景-4，特别是在边缘计算和物联网设备中，这些设备对能效和实时性有极高要求。
