会议室里，几位工程师围着最新的AI训练服务器功耗数据皱紧眉头，那颗小小的DRAM芯片竟吃掉了系统近三分之一的电量。
全球数据中心里的DRAM功耗占比已经高达35%，而在10纳米以下的先进制程中，这个数字甚至飙升到60%-1。当AI模型参数规模突破万亿级别，训练一个模型需要动辄10TB的内存时，传统DRAM的局限变得前所未有地尖锐。
传统DRAM的“电容-晶体管”结构正面临生死考验。进入10纳米制程后，电容体积被压缩到仅10立方纳米，里面存储的电子数量不足100个-1。
数据保存时间从10毫秒急剧缩短到1毫秒以内，这意味着DRAM需要更频繁地“刷新”——重新充电的频率变高，直接导致功耗增加50%-1。
晶体管的情况同样严峻，漏电流从10纳安激增至100纳安，待机功耗大幅上升。全球数据中心的DRAM功耗占比已达到惊人的35%-1。平面微缩这条路，快要走到尽头了。
比利时微电子研究中心与根特大学的联合团队在2025年夏天带来了突破。他们在300毫米硅晶圆上成功生长出120层硅/硅锗叠层结构-1。
这不仅仅是层数上的突破——他们通过添加微量的碳元素作为“应力调节剂”，将位错密度降低了90%，晶圆翘曲度控制在8微米以内-1。
关键在于，碳元素的添加并没有影响材料的电性能。硅锗层的电子迁移率保持在1500 cm²/V·s，完全满足3D DRAM晶体管的高性能要求-1。这项DRAM芯片研发的核心突破，让垂直堆叠从理论走向现实。
就在欧洲团队发布成果的同一年，三星拿出了不同的解决方案。他们提出了“Cell-on-Peri”架构，把存储单元堆叠在周边电路之上-3。
这种设计的关键在于使用了新型非晶氧化物半导体晶体管，能承受高达550摄氏度的高温制程-3。三星的目标是将这项技术应用于10纳米以下的0a、0b世代DRAM制程-3。
市场上还存在着概念混淆。许多人把高带宽内存称为“3D内存”，但HBM本质上是“2D晶片堆叠”，只是将多颗传统DRAM通过硅通孔连接在一起-1。
而真正的3D DRAM是“单一芯片内垂直堆叠”，密度潜力远超HBM，技术难度也更大-1。
在这场DRAM芯片研发的竞赛中，各大厂商的技术路线开始出现分化。SK海力士在2025年的IEEE VLSI研讨会上展示了未来30年的技术路线图，提出将4F²垂直栅极平台和3D DRAM技术结合应用于10纳米级或以下制程-9。
他们目前的重点策略显得较为务实，集中资源以1b DRAM制程支持HBM3E与HBM4的量产，预计要到第七代HBM才会导入更先进的1c制程-5。
相比之下，三星采取了更激进的策略。他们的1c DRAM制程良率已突破50%，计划在今年下半年导入第六代HBM并量产-5。这种技术路线的选择差异，反映出各厂商对市场节奏的不同判断。
市场上出现了戏剧性的供需错配。随着三大原厂将产能转向HBM和DDR5，DDR4的供应变得异常紧张-10。华邦电总经理陈沛铭坦言，一旦产线升级生产DDR5，就无法退回生产DDR4-10。
这种技术迭代导致的产能真空，使得DDR4缺货可能持续到2027年-10。工业电脑和网通设备制造商首当其冲，有厂商表示DRAM价格上涨已经侵蚀了毛利率的1%到5%-10。
2025年第三季全球DRAM市场规模达到400.37亿美元，环比增长24.7%-8。三星凭借HBM出货暴增和传统DRAM涨价，重新从SK海力士手中夺回市占第一的位置-8。
中国半导体企业在DRAM领域的进展同样值得关注。长鑫存储在2025年IEDM大会上展示了两项重要突破：单片集成的堆叠式铁电存储和全球首个BEOL集成的多层DRAM架构-7。
他们已经构建了涵盖DDR4、LPDDR4X、DDR5、LPDDR5X的全系列产品矩阵-7。最新推出的DDR5产品速率达到8000Mbps，颗粒容量24Gb，已进入国际顶级性能梯队-7。
国内存储产业在2025年面临复杂的局面，受国际环境影响，DRAM产能扩张计划有所调整-2。但厂商通过低成本量产策略巩固DDR4市场，同时加速DDR5量产进程-2。2025年国内厂商在全球DRAM市场出货量占比达到7%，预计2027年有望提升至10%-2。
业内不时有关于NAND厂商可能进军DRAM领域的讨论，但实际门槛极高。从器件物理角度看，DRAM基于1T1C架构，核心挑战在于制造高深宽比的电容器-6。
而NAND的核心是电荷捕获和深孔刻蚀，两者工艺经验复用度很低-6。产线配置上，DRAM需要更多高端光刻机和原子层沉积设备，与NAND产线设备配比差异显著-6。
即使是已经掌握晶圆键合技术的厂商，要转向HBM制造也面临挑战。HBM需要芯片到晶圆的堆叠，而不是整片晶圆的键合-6。多层堆叠中的良率乘法效应意味着，即使单层良率达到90%，12层堆叠后整体良率可能只剩28%-6。
三星规划将Cell-on-Peri架构导入10纳米以下的0a、0b世代DRAM制程-3；SK海力士着眼于未来30年的技术路线图，探索4F²垂直栅极与3D DRAM的结合-9；而imec的120层硅/硅锗叠层已使晶圆翘曲度降至8微米，良率达到85%-1。
这场竞赛的终点不仅是技术指标的领先，更是谁能率先将实验室突破转化为稳定量产，满足AI时代海啸般的数据需求。当传统平面微缩触及物理边界，第三个维度的开拓正成为存储芯片的未来。
问题一：你们总说3D DRAM有多厉害，但它到底什么时候能真正用上？现在技术成熟度到底怎么样？
说实话，大家等3D DRAM确实像等一场迟迟不来的大雨。不过从最新进展看，这场雨已经有云层聚集了。imec和根特大学搞出的120层硅/硅锗叠层是个重要里程碑，他们把良率提到了85%-1。85%的良率在半导体行业已经算达到了商用门槛，这意味着从实验室走向生产线的基础已经打下。
但要说马上能用上，还得再等等。三星预测3D DRAM可能在2027年左右量产，到2030年市场份额有望达到30%-1。这时间表听起来还有点远，可半导体技术迭代就是这样，需要时间打磨。
目前的主要挑战已经从材料应力问题转向了工艺集成。imec团队现在正在集中精力优化通孔工艺，目标是把这些连接各层的垂直通孔直径从100纳米缩小到50纳米-1。别小看这50纳米的差异，它直接决定了3D DRAM的最终性能和成本。
现在的技术成熟度，我打个比方，就像已经找到了通往新大陆的航线，但船只还需要进一步加固，导航系统还需要优化。供应链也在做准备，信越化学、SUMCO这些材料商已经开始研发专门用于3D DRAM的高纯度硅锗晶圆，设备商如应用材料也推出了支持120层叠层的新一代外延设备-1。
所以答案很明确：技术路径已经清晰，商用化进程已经启动，但大规模普及还需要几年时间。如果你在规划未来的AI数据中心，现在就该把3D DRAM纳入技术路线图了。
问题二：现在AI这么火，HBM和3D DRAM到底啥关系？我们公司正在规划AI服务器，应该怎么选？
哎呀，这个问题可问到点子上了！很多人确实把HBM和3D DRAM搞混了。简单说，HBM是“怎么摆”，3D DRAM是“怎么做”，根本不是一个层面的东西。
HBM（高带宽内存）本质上是封装层面的创新，把多个传统DRAM芯片像摞煎饼一样堆起来，中间用硅通孔连起来-1。而3D DRAM是芯片本身的结构革命，是在一个芯片内部垂直堆叠存储单元-1。你可以这么理解：HBM是把多个平房叠成楼房，3D DRAM是直接盖一栋高楼。
目前市面上能买到的基本都是HBM产品，像HBM3、HBM3E这些-4。2025年第二季度全球DRAM市场增长20%，其中HBM和高容量DDR5是主要驱动力-4。三星就是靠HBM出货暴增，在2025年第三季重新夺回DRAM市占第一的-8。
如果你们公司现在就要部署AI服务器，现实的选择肯定是基于HBM的方案。但规划时必须考虑技术迭代——3D DRAM密度理论上能达到传统DRAM的5倍以上，是HBM的2倍以上-1。等3D DRAM成熟后，现在基于HBM的系统可能面临架构重构。
我的建议是：短期选HBM，长期盯3D DRAM。做技术选型时要留有余地，确保未来能平滑过渡。现在可以优先考虑那些在HBM和未来3D DRAM都有布局的供应商，这样技术连续性会好一些。
问题三：听说国内DRAM技术突破很快，能不能放心用国产DRAM了？和国际大厂差距还有多大？
咱们国产DRAM进步确实快，但得客观看待这个“快”字。长鑫存储最新DDR5产品速率达到8000Mbps，颗粒容量24Gb，这已经进入国际顶级性能梯队了-7。他们推出的LPDDR5X系列，最高速率10667Mbps，比上一代提升66%，功耗还降了30%-7。
在前沿研究上，中国力量也在显现。2025年IEDM大会上，中国机构共有101篇论文入选，北京大学以21篇连续五年位居全球高校第一-7。产业界的长鑫存储展示了两项重要技术突破，入选论文数量在国内企业中排第一-7。
但差距也是明摆着的。国内存储产业面临外部压力，2025年DRAM产能扩张计划因设备进口限制而调整，月产能较原目标缩减超10%-2。在HBM这样的高端领域，虽然国内已进入HBM3产品开发阶段，但要打破三星、SK海力士的垄断还需要时间-2。
市场份额上看，2025年国内厂商在全球DRAM市场出货量占比约7%，预计2027年能提升到10%-2。而三星单家市占率就达34.8%-8。生态方面，国产DRAM要获得英伟达、AMD等主流厂商认证，通常需要18-24个月周期-6。
所以答案是这样的：对于不少应用场景，国产DRAM已经可用且值得用，特别是考虑到供应链安全因素。但在最顶尖的高性能计算和AI训练领域，国际大厂仍有明显优势。建议可以采取渐进策略，从对性能要求不那么苛刻的系统开始引入国产DRAM，逐步建立信心和经验。毕竟，任何技术的成熟都需要应用迭代，而市场支持是国产DRAM发展最重要的动力。
