看着手机里照片、视频和APP越存越多，你有没有好奇过这些数据究竟是怎样挤进那块小小的存储芯片里的？
当设计师在PPT里用3D NAND结构图解释存储技术时，你看到的是一片密密麻麻的垂直通道和层级结构，像极了微缩版的摩天大楼群。这不再是你以为的“平面停车场”，而是拥有数百层楼高的立体存储城市。
这些技术变革正悄悄地提高着手机的存储容量，同时保持价格相对稳定。
从平面到立体的技术飞跃改变了存储行业的基本逻辑。大约十年前，半导体行业完成了从二维NAND到三维NAND的关键过渡，这是为了突破传统存储器尺寸缩减的物理限制-2。
如今的存储芯片不再是简单的平面结构，而是变成了立体的摩天大楼。2D NAND像是一个停车场，车辆（数据）只能停在一个平面上；而3D NAND则是多层停车楼，通过向上发展增加容量。
这种转变不仅仅是增加层数那么简单，它代表了整个制造工艺的革新。3D NAND技术将制造工艺从以光刻为主导的平面缩微技术，转向了以刻蚀为核心的三维集成技术-5。
举个例子，在2D NAND时代，提高存储密度主要靠缩小单元尺寸；而在3D NAND时代，提高密度则主要靠增加堆叠层数。这就好比城市发展，当土地有限时，聪明的选择是建造高楼而不是继续扩张占地面积。
第一次看到3D NAND结构图时，你可能会被那些垂直的柱状结构和复杂的层次搞晕。这些垂直的“通道孔”像是微缩版的电梯井，连接着不同楼层的存储单元。
这些结构的基本构成包括垂直堆叠的导电层、绝缘层以及穿透这些层的垂直通道。在典型的3D NAND结构中，存储单元串联形成一条链，通过交替堆叠绝缘层和导体层并在其上钻孔来实现-2。
这种设计使得制造工艺有了革命性变化。比如说，BiCS技术采用的就是“先堆叠栅极，后形成通道”的工艺，能够一次性形成所有层的存储单元，从而降低制造成本-10。
观察3D NAND结构图，你会发现它实现了全环绕栅极架构，这种结构提供了卓越的栅极控制能力。有趣的是，虽然全环栅晶体管被视为逻辑芯片领域的未来技术，但它早已广泛应用于3D NAND闪存-2。
深入了解3D NAND结构图的技术细节，你会发现存储单元已从浮栅结构转向电荷陷阱结构。浮栅技术将电荷存储在导体中，而电荷陷阱单元则将电荷存储在绝缘体中-2。
这个转变看似微小，却解决了长期困扰存储技术的一个问题：单元间干扰。电荷陷阱单元的制造尺寸比浮栅晶体管更小，为更高存储密度铺平道路，同时降低了存储单元之间的静电耦合-2。
电荷陷阱层像是微型的捕蝇纸，电子一旦被捕获就很难逃脱，这种特性有助于数据长期保存。在电荷陷阱单元中，一层薄薄的氮化硅被嵌入晶体管的栅极氧化层内，形成所谓的氧化物-氮化物-氧化物堆叠-2。
每个存储单元的操作原理其实很简单：当栅极施加正电压时，电子会隧穿氧化硅层并被捕获在氮化硅层中，从而提高晶体管的阈值电压。通过检测是否有电流流过，就能判断存储单元是处于“1”还是“0”状态-2。
打开不同厂商的3D NAND结构图，你会发现它们在“如何建造存储摩天大楼”这个问题上各有奇招。三星是这方面的先行者，2013年就推出了名为V-NAND的3D闪存，其中的“V”代表垂直-10。
三星最初采用的是单次蚀刻技术，通过圆柱形通道连接存储单元，能一次堆叠超过100层。在128层之前，三星一直主导着市场，但单次蚀刻的技术极限大约就是128层-10。
美光和英特尔则选择了不同的路径——CMOS-under-array技术，简称CuA。这种架构在外围逻辑电路上方构建3D NAND阵列，为容量增长和密度提升提供了一种创新方法-10。
铠侠和西部数据联合开发的BiCS Flash也很有特色。他们的“批处理技术”概念是先堆叠板状电极和绝缘体，然后垂直打孔，再填充电荷存储膜和柱状电极-10。这种方法能够一次性形成所有层的存储单元，显著降低制造成本。
随着3D NAND层数不断增加，技术挑战也日益严峻。目前主流厂商正在推出超过300层的3D NAND闪存芯片，预计到2030年，这一数字将达到惊人的1000层-2。
这些层数的增加带来了前所未有的制造挑战。想象一下，要在30微米厚的堆叠层中，保持所有字线直径基本一致，这就像要在头发丝的横截面上建造数百层结构完美的楼房。
随着存储单元被挤压得更近，两种物理现象变得更加明显：单元间干扰和横向电荷迁移。当字线层厚度减小，栅极长度相应缩短，导致栅极对沟道的控制能力减弱，不同单元之间的静电耦合增强-2。
为了解决这些问题，研究人员正在开发创新技术。比如在相邻字线之间集成气隙，这些气隙的介电常数低于栅极间介质，能降低存储单元之间的静电耦合-2。虽然这种技术已在2D NAND中广泛应用，但将其集成到3D结构中更具挑战性。
存储行业的“高楼竞赛”还在继续，但未来的方向已经初见端倪。长江存储开发的晶栈架构是中国在这一领域的突破，代表了不同于传统技术路径的创新-5。
未来几年，存储器行业将把基于全环绕栅极的3D NAND闪存路线图推向其最终极限-2。同时，一种被称为“单元堆叠”的技术可能会改变游戏规则，通过将存储单元堆叠多次来创建更长的存储串-2。
除了增加层数，半导体公司还在开发各种“扩展加速器”以提高存储密度，包括增加每个单元的比特数和减小单元间距-2。更值得关注的是，一些公司正在探索将底层逻辑电路从NAND阵列中分离，然后通过先进封装技术重新集成。
有专家提出了CMOS键合阵列配置，其中CMOS芯片在单独晶圆上制造，然后使用混合键合技术连接到NAND阵列-2。这种思路可能为未来存储技术开辟全新路径，特别是在需要更高性能和更低功耗的应用场景中。
回头看三星那座从24层“小楼”长成200多层“摩天大楼”的V-NAND，美光在芯片逻辑电路上方搭建存储阵列的巧妙思路，还有铠侠用批处理技术一次性建造所有楼层的效率突破——这些存储界的建筑大师们仍在不断推高这座立体城市的天际线。
当手机里存下第10万张照片时，支撑这份数字记忆的，正是这些在硅片上拔地而起的微缩摩天楼群。它们安静地矗立在每部电子设备的中心，用垂直生长的逻辑，承载着人类日益膨胀的数据世界。
问：我经常听人说3D NAND，它到底比传统存储技术好在哪里？
说实话，3D NAND最大的优势就是“向上发展”的设计思路。传统2D NAND像是单层停车场，车子只能停在一个平面上；而3D NAND则是多层停车楼，同样占地面积能停更多车。这种立体结构使得存储密度大幅提升，同时成本得到控制-2。
具体来说，3D NAND通过垂直堆叠存储单元，解决了平面结构物理缩小的极限问题。这种技术转变让存储容量不再受限于芯片表面积，而是可以通过增加层数几乎无限扩展。目前主流产品已经超过300层，预计2030年将达到1000层-2。
除了容量优势，3D NAND还提高了能效和可靠性。电荷陷阱技术的应用减少了单元间干扰，气隙集成进一步降低了静电耦合-2。这些改进让存储设备更加耐用，数据保存更安全，同时功耗更低——这对手机、笔记本电脑等移动设备尤其重要。
问：不同厂家的3D NAND技术有什么区别？该怎么选择？
这个问题很实在！各家厂商确实有自己的“独门秘籍”。三星的V-NAND采用垂直堆叠和电荷陷阱技术，单次蚀刻能做到128层；美光的CuA技术把存储阵列建在逻辑电路上方，提高了集成度-10。
要说选择的话，得看你的具体需求。如果你追求顶尖性能，三星的高层数产品可能更合适；如果考虑性价比，采用BiCS技术的产品往往在成本和性能间取得不错平衡-10。普通消费者不必太纠结技术细节，只需关注产品的实际表现——读写速度、耐久度和价格。
值得注意的是，英特尔和美光曾开发的浮栅技术其实在数据保留和高温特性上表现更好，但由于制造复杂性，大多数厂商已转向电荷陷阱技术-10。长江存储的晶栈架构则是中国创新的代表，提供了不同的技术路径-5。选择时可以参考专业评测和用户反馈，不必盲目追求某一品牌。
问：3D NAND技术未来还会怎么发展？会不会很快被淘汰？
不用担心，3D NAND的生命力还很强！这项技术正朝着两个主要方向发展：堆叠更多层数和开发新型集成方法-2。
到2030年，我们可能会看到1000层的产品，存储密度达到约100 Gbit/mm²-2。同时，单元堆叠技术允许将多个存储层堆叠在一起，比如将四个250层堆叠成1000层结构-2。
更令人兴奋的是，像CMOS键合阵列这样的创新正在兴起，它将存储阵列和逻辑电路分开制造，然后用先进封装技术结合-2。这种方法能提高性能、降低成本。
尽管一些新兴存储技术如3D XPoint正在发展中，但3D NAND凭借成熟工艺和持续创新，在未来至少十年内仍将是主流存储解决方案。它的演进路径清晰，仍有很大潜力可控-8。存储技术不会一夜颠覆，而是渐进式发展，3D NAND的“摩天大楼”还会越建越高。
