手机用久了就卡顿，AI训练数据量大到内存不够用，这些困扰我们多年的问题，背后其实都指向同一个技术瓶颈——传统DRAM材料已经快撑不住了。
“我们已成功在300毫米硅晶圆上外延生长出120层Si/SiGe叠层结构。”比利时imec研究中心的研究人员在2025年8月宣布这一突破时，全球半导体行业都意识到，存储技术的游戏规则即将改变-2。
在10纳米制程下，DRAM电容体积已骤减至10立方纳米，存储的电子数量不足100个-2。这意味着数据保存时间大幅缩短，你的手机需要更频繁地“刷新”内存，导致耗电加快、性能下降。
传统DRAM技术正面临前所未有的困境。当制程从28纳米微缩到10纳米以下，平面微缩的物理极限变得触手可及-2。
典型DRAM芯片的三个主要区域——单元阵列、逻辑核心区域和外围设备——都需要微缩以满足日益增长的性能需求-1。
电容体积减小的同时，存储的电子数量也从数千个骤减至不足百个。直接后果是数据保存时间从10毫秒缩短到1毫秒以内。
为了保证数据不丢失，DRAM必须更频繁地进行“刷新”操作，重新给电容充电-2。这种频繁刷新直接导致功耗增加高达50%，你的手机电池因此消耗得更快。
面对这些挑战，科学家们开始从DRAM材料本身寻找突破口。传统DRAM使用单晶硅作为沟道材料，但这在3D堆叠中会导致制造成本大幅上升-4。
imec团队提出的“碳元素掺杂”方案，将碳作为“应力调节剂”，显著减轻了层间应力-2。这一创新使位错密度降低了90%，晶圆翘曲度降至8微米，完全符合光刻要求。
与此同时，铠侠公司则开发了氧化物半导体沟道晶体管技术。他们用氧化物半导体取代了传统DRAM中的单晶硅，成功制造出8层堆叠结构-4。
这种基于氧化物的DRAM材料具有低关断电流特性，预计可以显著降低刷新功耗，为解决AI服务器和数据中心的能耗问题提供了新可能。
3D DRAM被视为传统平面DRAM的“终极替代方案”。与市场常见的高带宽内存不同，真正的3D DRAM是在单一芯片内垂直堆叠多层内存单元-2。
imec与根特大学联合研发的120层Si/SiGe叠层结构，打破了此前60层的纪录。这一突破不仅解决了长期存在的应力问题，更将3D DRAM的商用化时间表大幅提前-2。
三星预测，3D DRAM有望在2027年实现量产，到2030年市场份额可能达到全球DRAM市场的30%-2。
考虑到2024年全球DRAM市场规模已达6979亿元，这意味着一个价值超过2000亿元的新市场正在形成-10。
这些DRAM材料和技术的突破正在重塑整个半导体产业链。从材料供应商到设备制造商，再到芯片制造商和终端厂商，每个环节都将受益于这一变革-2。
例如，训练一个2万亿参数的AI模型需要20TB内存。使用传统DRAM需要600颗芯片，而采用3D DRAM仅需125颗，体积缩小至四分之一，训练时间可缩短70%-2。
在数据中心场景中，采用3D DRAM的服务器可以替代5台传统服务器，节省80%空间和50%电力-2。按此计算，全球数据中心若能大规模应用这项技术，每年可能减少1.2亿吨碳排放。
SK海力士在2025年IEEE VLSI研讨会上公布的未来30年技术路线图显示，4F²垂直栅极平台和3D DRAM技术将成为下一代存储技术的双支柱-7。
目前常见的6F²单元将通过应用4F²单元和晶圆键合技术，实现更高的电池效率和电气特性-7。
随着AI模型规模不断扩大，如GPT-4已拥有1.7万亿参数，对高容量、低功耗DRAM的需求将呈现指数级增长-2。
传统DRAM的32GB单颗容量已无法满足需求，训练1万亿参数模型需要10TB内存，这相当于传统服务器需要300颗DRAM芯片-2。
当SK海力士首席技术官车善勇站在IEEE VLSI研讨会讲台上，向全球同行展示那份跨越30年的DRAM技术路线图时，硅谷一位资深分析师悄悄对同事说：“三星预测3D DRAM在2027年量产，但韩国人自己画的路线图已经延伸到了2055年。”-2-7
他指着路线图上标注的4F²垂直栅极平台和3D DRAM双技术支柱说：“这不是迭代，是彻底重构。未来你的手机可能不再需要频繁充电，AI训练成本将降至现在的零头。”
窗外，夜幕中的数据中心灯火通明，那里数以万计的DRAM芯片正为全球AI运算提供动力，而它们的技术生命，才刚刚走到转折点。
