足球场大小的芯片上,一片被反复切割的小草叶代表着80亿个存储空间中的一位元,而制造它的空气比月球表面还要干净。

硅片在一个巨大的无尘室中静静等待着,这里的空气每立方英尺中飘浮的灰尘粒子不超过一个——相比之下,现代医院同样体积的空气中却有着上万个灰尘粒子-2。这就是DRAM制造的开始,一场在极度洁净环境中进行的精密仪式。

在直径300毫米的硅晶圆上,工程师们将布置数百个指甲盖大小的芯片-1。每一片晶圆都要经历超过一千个独立的制程和测量步骤,每一步都必须完美无缺-1


01 晶圆初生

DRAM的诞生始于地球上最丰富的元素之一:硅。原砂经过开采和精炼,成为制造内存芯片的原材料-2。但这不是普通的沙子,它需要被转化为纯度极高的单晶硅柱,也就是所谓的“硅锭”。

这个硅锭随后被切割成厚度不到6毫米的晶圆,并经过高度抛光处理-2。想象一下,一片薄如蝉翼的硅片,却要承载未来数十亿个存储单元的命运。

美光的主要生产设施占地超过180万平方英尺,其中设置了Class 1和Class 10级别的无尘室-2。在这样的环境中工作,生产团队成员必须穿戴特殊防护帽、防护衣和面具,确保他们的存在不会污染这片“圣地”。

02 光刻的艺术

当晶圆准备就绪,真正的DRAM工序开始了,而这其中的核心挑战之一就是光刻技术。简单来说,这就像是用光在硅片上“绘制”出微小的电路图案。

但这里有个物理难题:由于所谓的衍射极限,传统上认为无法投射出小于所用光波长约一半的特征图案-1。而他们使用的光波长是193纳米,这意味着他们正在突破物理学的极限工作。

美光的工程师们使用了几种巧妙的技术来绕过这一限制。其中一种是“计算微影”,通过复杂的计算逆向设计光罩上的图案,从而“欺骗”光形成更小的特征-1

另一种技术则利用了水对光的衍射比空气小的事实,在最终透镜和晶圆表面之间使用一滴水代替通常的气隙-1。这个方法让他们能够将特征尺寸控制在40纳米以下。

03 多重图案的魔法

随着特征尺寸的不断缩小,单一光刻步骤已经无法这时,“多重图案制作”技术登上了舞台。这项技术能够将一个相对“大”的特征神奇地变成两个、然后是四个,每个特征的大小只有原来的四分之一-1

基本思路是使用步进式光刻机创建牺牲性特征,用不同材料覆盖这些特征的侧面,然后移除原始牺牲特征-1。瞧!两个尺寸只有一半的特征出现了。重复这个过程,就能得到所需尺寸的四个特征。

美光在2007年率先使用双重图案制作技术研发闪存,这要归功于Gurtej Singh Sandhu的开创性工作-1。这种技术创新使得DRAM制造商能够在没有EUV(极紫外)光刻机的情况下继续推进制程节点。

04 电容的挑战

在DRAM的DRAM工序中,最棘手的部分可能就是制造那个小小的存储电容器了。DRAM的基本存储单元是1T1C结构——一个晶体管加一个电容-5

电容负责存储代表“1”和“0”的电荷-1。但随着制程微缩,电容的底部面积不断缩小,为了维持足够的电容值,工程师们不得不增加电容的高度。

这就导致了高宽比(高度与宽度之比)的增加,目前已经达到了惊人的1:50-5。想象一下,这就像一个又细又高的摩天大楼,要稳定地站立在微观世界里。这样的结构给蚀刻工艺带来了巨大挑战,也引发了新的电性问题。

在10纳米级别的制程中,电容值必须维持在10-20fF以上-5。为了达到这个目标,制造商们采用了各种创新设计,如柱状电容器或准柱状电容器结构,其中单元电容器仅外表面呈圆柱状-3

05 晶体管的进化

与电容一样,DRAM中的晶体管也面临着制程微缩带来的挑战。对于DRAM晶体管来说,最重要的特性是低漏电流,因为任何漏电都会直接影响电容保存信息的能力-5

漏电流的一个主要原因是栅致漏极漏电(GIDL),指的是即使晶体管处于关闭状态,电流仍然会从漏极泄漏到衬底-5。随着制程进步,这个问题变得越来越严峻。

为了应对这一挑战,DRAM制造商开发了多种创新的晶体管结构,包括凹槽式通道阵列晶体管(RCAT)、鞍鳍晶体管,以及具有栅极功函数控制的埋入式栅极晶体管等-5

2024年的一项研究甚至展示了采用新型双功函数埋入通道阵列晶体管(DWF-BCAT)结构的DRAM单元,首次实现了约17纳米特征尺寸的DRAM单元-6

06 未来的方向

随着平面DRAM制程逼近物理极限,产业正在转向立体化发展-4。三星、SK海力士、美光等大厂正在积极布局3D DRAM技术-4

三星正在开发垂直通道晶体管(VCT)DRAM,外界预计最快2-3年内就能见到实际产品-4。SK海力士则展示了5层堆叠原型,良率达到56.1%,并研究使用IGZO材料作为存储器晶体管通道材料,以改善功耗与刷新特性-4

同时,一种名为2T0C(双晶体管零电容)的新兴技术正在获得关注。这种架构完全取消了传统DRAM中的存储电容,转而利用晶体管本身的物理特性(如浮体效应)来存储电荷-7

SK海力士首席技术官车善勇在2025年IEEE VLSI研讨会上提出了未来30年的DRAM新技术路线图,强调将通过4F² VG(垂直门)平台和3D DRAM技术创新来推动DRAM技术的发展-10


每一片从产线上下来的DRAM芯片,都经历了从设计、晶圆制造、测试到封装的完整DRAM工序。在美光的垂直整合生产线上,芯片必须通过速度、功耗、温度耐受性等多维度测试-9

当这一切工序完成,那些最初的硅砂已经变成了能够存储海量数据的精密设备。指甲盖大小的空间里,排列着数十亿个存储单元,每一个都承载着0或1的电荷,等待着为数字世界注入活力。