英特尔实验室里，胡正明教授在1999年构思的那个“鱼鳍”状结构，不仅拯救了摩尔定律，还意外地为十二年后三星堆起第一座存储“摩天大楼”铺平了道路。
2011年，英特尔宣布研制成功世界上第一个3D晶体管（Tri-Gate，本质即FinFET）-3。几乎在同一时期，三星在2012年推出了第一代3D NAND闪存芯片-3-4。
这两项技术看似都在玩“立体”概念，但它们背后的逻辑和目标却大相径庭，一个像在城市中修建精密复杂的多层立交桥系统，另一个则像不断拔地而起的摩天大楼。
FinFET晶体管，江湖人称“鳍式场效应晶体管”，这名字听着就挺有画面感。它的诞生，纯粹是被“逼上梁山”的。
在平面晶体管时代，当工艺节点走到22纳米附近时，工程师们发现路走不通了-3。栅极太薄，漏电像决了堤的河水，功耗和发热完全失控。
胡正明教授在1999年的发明如同一道曙光-3。FinFET的精髓在于“站起来”——把原来平躺的硅通道竖起来，形成一个鱼鳍状的立体结构。
电流仍然沿着鳍片的“脊背”水平流动，但栅极可以从三面包裹通道，控制力大大增强-3。
这相当于把原来的平面十字路口，改造成了一座多层立体交叉桥，车辆的通行效率和秩序得到了质的提升。2011年英特尔将其投入量产，标志着半导体逻辑芯片正式进入3D时代-3。
此后，台积电、三星等厂商纷纷跟进，从16纳米、7纳米一路走到今天的5纳米、3纳米-3。
不过，FinFET这立交桥也有建到头的时侯。随着工艺微缩，鳍片的宽度和间距越来越小，当台积电的工程师们努力把鳍片做得又薄又高时，物理极限的阴影已悄然浮现-3。
与FinFET这种在微观层面“精雕细琢”不同，3D NAND走的是另一条豪迈的道路——简单直接地往上堆。
在3D NAND出现之前，NAND闪存（就是咱们手机、固态硬盘里用的存储芯片）一直在平面上做文章，靠缩小单元尺寸来增加容量-10。
但平面NAND走到大约15-20纳米工艺时，相邻存储单元之间的干扰变得难以忍受，可靠性急剧下降-3。
三星在2012年推出的第一代3D NAND，思路堪称“降维打击”：既然在平面上做不“小”了，那就在立体空间做“高”-3。
他们不再执着于光刻技术的极限，转而采用沉积和蚀刻工艺，在硅片上垂直堆叠起数十层甚至上百层的存储单元-1。
这就像在城市土地有限的情况下，不再追求缩小每个房子的占地面积，而是开始盖起高层公寓楼。
第一代产品是32层，此后层数竞赛便一发不可收拾：64层、96层、128层、176层-3。到了2022年，美光已经发布了232层的3D NAND产品-3-4，而各大厂商的技术路线图已经指向了500层以上-3。
聊到这里，FinFET和3D NAND区别的本质就清晰了：它们虽然都叫“3D”，但一个是逻辑芯片的性能救星，一个是存储芯片的容量答案。
FinFET的3D是晶体管结构的立体化，目标是提升开关性能、降低功耗；3D NAND的3D是存储单元的垂直堆叠，目标是在单位面积内塞进更多存储单元。
这两种3D化的驱动力完全不同。FinFET要解决的是平面晶体管在微缩到22纳米以下时，严重的短沟道效应和漏电问题-3。
而3D NAND的诞生，则是为了突破平面NAND在微缩到15-20纳米附近时，面临的物理限制和可靠性问题-3。
工艺重心也大相径庭。FinFET制程极度依赖先进的光刻技术（如EUV），以精确地刻画出越来越小的鳍片-6。
3D NAND虽然也需要光刻，但更核心的工艺是薄膜沉积和超高深宽比的刻蚀技术——如何均匀地堆叠上百层薄膜，并打出一个又深又直的孔洞贯穿所有层次-1。
深入到制造环节，你会发现FinFET和3D NAND区别也体现在生产哲学上。逻辑芯片（FinFET）产线通常采用“单晶圆”处理方式，一次精细加工一片晶圆，以适应复杂多变的设计-1。
而3D NAND这类存储芯片的生产，则更青睐“批量”处理——一次性将上百片晶圆放入反应炉中进行薄膜沉积-1。
这种差异背后是经济学的考量。逻辑芯片型号多、更新快，需要生产灵活性；存储芯片追求极致的单位成本，批量处理能显著提高吞吐量，降低每片晶圆的加工成本-1。
国际电气（Kokusai Electric）这样的设备商就在批量原子层沉积（ALD）领域占据了约70%的市场份额，专门服务存储芯片厂商-1。
不过批量处理也有挑战：反应腔室变大后，工艺均匀性控制变得更困难；腔内晶圆间的相互影响可能导致更多缺陷-1。
技术永远不会停步。FinFET在可预见的未来将让位给更先进的GAA（全环绕栅极）晶体管。三星已在3纳米节点引入了GAA技术-3。
如果说FinFET是栅极从三面包裹通道，那么GAA就是栅极将通道完全包裹起来，控制能力再上一个台阶-3。这种结构最初其实在3D NAND中已有应用-10。
3D NAND的未来则在于“堆得更高”和“雕得更细”。除了层数竞赛，还有像“FanFET”这样的创新结构被提出，声称在相同设计规则下，相比传统GAA结构能将存储密度提高一倍-10。
更有趣的是，这两种技术路径正在相互启发。早期的垂直内存研究就包括FinFET闪存-5。
而逻辑芯片在进入GAA时代后，其纳米线或纳米片通道的制造经验，也可能反哺3D NAND的工艺精进。
当美光展示232层3D NAND芯片时，三星的技术蓝图已经规划到2023年推出超过200层的第八代产品-3。
而在逻辑芯片领域，纳米片的堆叠与互联将成为新的技术挑战。芯片的未来，是向上堆叠的垂直城市，还是向内折叠的微型宇宙。
